Questões de Flip-Flops (Eletrônica)

Limpar Busca

Eletrônica Eletrônica Digital | Flip-Flops


Instituto Nacional de Pesquisas Espaciais (INPE) - Tecnologista Júnior I - Engenharia de Sistemas de Satélites - Arquitetura Elétrica - FGV (2024)

Imagem relacionada à questão do Questões Estratégicas

Após um pulso de CLR em nível baixo e mais de 30 pulsos de CLK, sem que ocorra novo pulso de CLR, o estado QBQA do circuito da figura acima, composto por dois flip-flops, dois inversores e mais uma porta lógica, ficará
  • A alternando entre 01 e 10.
  • B alternando entre 00 e 11.
  • C estabilizado em 01.
  • D estabilizado em 10.
  • E alternando entre as 4 combinações possíveis de QBQA.

Eletrônica Eletrônica Digital | Flip-Flops


Instituto Nacional de Pesquisas Espaciais (INPE) - Tecnologista Pleno I - Desenvolvimento de Instrumentação Científica para Projetos Espaciais - FGV (2024)

Um sinal de 27 MHz alimenta um circuito e é usado para gerar o sinal meuCLK do código VHDL a seguir. 

Imagem relacionada à questão do Questões Estratégicas


A frequência de meuCLK é 

  • A 1 MHz.
  • B 270 kHz.
  • C 13,5 MHz.
  • D 100 kHz.
  • E 10 kHz.

Eletrônica Eletrônica Digital | Flip-Flops


Instituto Nacional de Pesquisas Espaciais (INPE) - Tecnologista Pleno I - Desenvolvimento de Instrumentação Científica para Projetos Espaciais - FGV (2024)

Imagem relacionada à questão do Questões Estratégicas


Após um pulso de CLR em nível baixo e mais de 30 pulsos de CLK, sem que ocorra novo pulso de CLR, o estado QBQA do circuito da figura acima, composto por dois flip-flops, dois inversores e mais uma porta lógica, ficará 
  • A alternando entre 01 e 10.
  • B alternando entre 00 e 11.
  • C estabilizado em 01.
  • D estabilizado em 10.
  • E alternando entre as 4 combinações possíveis de QBQA.

Eletrônica Eletrônica Digital | Flip-Flops


Instituto Nacional de Pesquisas Espaciais (INPE) - Tecnologista Pleno I - Desenvolvimento de Instrumentação Científica para Projetos Espaciais - FGV (2024)

Parte do código em VHDL a seguir deve ser completada para descrever um flip-flop JK a partir de um componente de um flip-flop D. 

Imagem relacionada à questão do Questões Estratégicas


Assinale a opção que completa corretamente a linha assinalada. 

  • A SAIDA_D <= (J and (not ENT_D)) or (ENT_D and (not K));
  • B ENT_D <= (K and (not SAIDA_D)) or (SAIDA_D and (not J));
  • C SAIDA_D <= (K and (not ENT_D)) or (ENT_D and (not J));
  • D ENT_D <= (J and SAIDA_D) or ((not SAIDA_D) and (not K));
  • E ENT_D <= (J and (not SAIDA_D)) or (SAIDA_D and (not K));

Eletrônica Eletrônica Digital | Flip-Flops


Instituto Nacional de Pesquisas Espaciais (INPE) - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais - FGV (2024)

Parte do código em VHDL a seguir deve ser completada para descrever um flip-flop JK a partir de um componente de um flip-flop D.
Imagem relacionada à questão do Questões Estratégicas

Assinale a opção que completa corretamente a linha assinalada. 

  • A SAIDA_D <= (J and (not ENT_D)) or (ENT_D and (not K)).
  • B ENT_D <= (K and (not SAIDA_D)) or (SAIDA_D and (not J)).
  • C SAIDA_D <= (K and (not ENT_D)) or (ENT_D and (not J)).
  • D ENT_D <= (J and SAIDA_D) or ((not SAIDA_D) and (not K)).
  • E ENT_D <= (J and (not SAIDA_D)) or (SAIDA_D and (not K)).